晶體管數(shù)量/密度一直是衡量半導(dǎo)體技術(shù)進(jìn)步的重要指標(biāo)，目前已經(jīng)可以做到單芯片1000多億個(gè)晶體管，比如Intel Ponte Vecchio GPU。

IEDM 2022 IEEE國際電子器件會(huì)議上，Intel公布了多項(xiàng)新的技術(shù)突破，將繼續(xù)貫徹已經(jīng)誕生75年的摩爾定律，目標(biāo)是在2030年做到單芯片集成1萬億個(gè)晶體管，是目前的10倍。

摩爾定律原型

從應(yīng)變硅、高K金屬柵極、FinFET立體晶體管，到未來的RibbonFET GAA環(huán)繞柵極晶體管、PowerVia后置供電，再到2.5D EMIB＋3D Foveros、Foveros Direct/Omni封裝技術(shù)，Intel一直在從各項(xiàng)技術(shù)上推動(dòng)摩爾定律。

IEDM 2022會(huì)議上，Intel披露了三個(gè)方面的技術(shù)突破：

1、下一代3D封裝準(zhǔn)單芯片

基于混合鍵合(hybrid bonding)，將集成密度和性能再提升10倍。

同時(shí)，間距縮小到3微米，使得多芯片互連密度和帶寬媲美如今的單芯片SoC。

2、超薄2D材料在單芯片內(nèi)集成更多晶體管

使用厚度僅僅3個(gè)原子的2D通道材料，Intel展示了GAA堆棧納米片，在雙柵極結(jié)構(gòu)上，在室溫環(huán)境、低漏電率下，達(dá)成了非常理想的晶體管開關(guān)速度。

第一次深入揭示了2D材料的電接觸拓?fù)洌蓪?shí)現(xiàn)更高性能、更有彈性的晶體管通道。

3、高性能計(jì)算能效、內(nèi)存新突破

Intel研發(fā)了可垂直堆疊在晶體管之上的全新內(nèi)存，并首次展示了全新的堆疊鐵電電容，性能媲美傳統(tǒng)鐵電溝道電容，可用于在邏輯芯片上打造FeRAM。

Intel正在打造300毫米直徑的硅上氮化鎵晶圓，比標(biāo)準(zhǔn)的氮化鎵提升20倍。

Intel在超高能效方面也取得了新的突破，尤其是晶體管在斷電后也能保存數(shù)據(jù)，三道障礙已經(jīng)突破兩道，很快就能達(dá)成在室溫下可靠運(yùn)行。

Intel制造工藝路線圖

Intel封裝技術(shù)路線圖