快科技8月9日消息，天眼查顯示，近日華為技術(shù)有限公司新增多條專(zhuān)利信息，其中一條發(fā)明專(zhuān)利名稱(chēng)為“芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備”，公開(kāi)號(hào)為CN116504752A。

該專(zhuān)利涉及的技術(shù)領(lǐng)域?yàn)樾酒夹g(shù)領(lǐng)域，尤其涉及一種芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備，該技術(shù)將被用于簡(jiǎn)化芯片堆疊結(jié)構(gòu)制備工藝。

該專(zhuān)利也是再次引起了一些用戶(hù)的討論，什么華為可以將兩塊14nm制程芯片堆疊在一起，實(shí)現(xiàn)與7nm制程芯片相似的性能和功耗，而類(lèi)似的說(shuō)法華為官方已經(jīng)多次證實(shí)是假消息。

需要注意的是，通過(guò)芯片疊加工藝讓兩塊14nm芯片達(dá)到7nm水平說(shuō)法本身就是錯(cuò)誤。芯片堆疊技術(shù)方案難題包含了，熱管理、電氣互聯(lián)、封裝和測(cè)試、制造技術(shù)等等，想要完成這些并非易事。

此外，兩款14nm芯片疊加一起，還要功耗跟7nm相當(dāng)，暫且說(shuō)可以組合，這樣實(shí)現(xiàn)后也是通過(guò)降頻。要知道，14nm芯片達(dá)到7nm的性能水平就必須功耗翻倍，同時(shí)還得進(jìn)一步擴(kuò)大芯片面積才能塞下更多的晶體管，這顯然脫離了芯片發(fā)展規(guī)律。

再來(lái)說(shuō)功耗，7nm芯片功耗基本在7W左右，14nm芯片想要保持跟前者的性能，然后功耗就至少要翻一倍，如果兩款疊加，那......